This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP02000323484A

PAT-NO: JP02000323484A

DOCUMENT-IDENTIFIER: JP 2000323484 A

TITLE: SEMICONDUCTOR DEVICE AND

SEMICONDUCTOR MEMORY

PUBN-DATE: November 24, 2000

INVENTOR-INFORMATION:

NAME COUNTRY

HATTORI, NOBUMI N/A
NARUOKA, HIDEKI N/A

YAMAMOTO, HIDEKAZU N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP11126893

APPL-DATE: May 7, 1999

INT-CL (IPC): H01L021/322;H01L021/76;H01L021/8244;H01L027/11;H01L027/10;H01L027/108;H01L021/8242;H01L027/12

;H01L029/786

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor device and a semiconductor memory having an SOI(silicon on insulator) structure capable of sufficiently gettering without impairing the degree of freedom in designing an LSI.

SOLUTION: A semiconductor device includes a semiconductor wafer 1 with an SOI structure in which a silicon layer is formed on an insulating layer. The semiconductor wafer 1 has a plurality of device-forming regions 1a in which semiconductor devices are formed, and dividing regions 1b between the device-forming regions 1a. A gettering site with a recess having a predetermined depth and a gettering material buried in the recess is formed in the dividing region 1b.

COPYRIGHT: (C)2000,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-323484 (P2000-323484A)

(43)公開日 平成12年11月24日(2000.11.24)

(51) Int.Cl. ⁷		識別記号		FΙ			ž	-73-1*(参考)
H01L	21/322			H011	. 21/322		P	5 F O 3 2
							Q	5 F O 8 3
	21/76				27/10		481	5 F 1 1 0
	21/8244				27/12		F	
	27/11				21/76		L	
			審査請求	未請求 書	求項の数21	OL	(全 17 頁)	最終質に続く

(21)出職番号

特膜平11-126893

(22)出廣日

平成11年5月7日(1999.5.7)

(71)出題人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 服部 信美

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 成岡 英樹

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100102439

弁理士 宮田 金雄 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置及び半導体記憶装置

(57)【要約】

【課題】 LSIの設計の自由度を阻害することく、十分なゲッタリングが可能な、SOI構造を有する半導体装置、及び半導体記憶装置を提供すること。

【解決手段】 この発明に係る半導体装置の製造方法は 絶縁層上にシリコン層が設けられたSOI構造を有する半 導体ウエーハ1を備え、半導体ウエーハ1が、半導体素 子が形成される複数の素子形成領域1aと、素子形成領域1aの間に設けられた切断用領域1bとを有する半導体装置であって、切断用領域1bに、所定深さを有する 凹部と、この凹部に埋設されてなるゲッタリング部材とを有するゲッタリングサイトが設けるようにしたものである。



【特許請求の範囲】

【請求項1】 絶縁層上にシリコン層が設けられたSOI 構造を有する半導体ウエーハを備え、上記半導体ウエーハが、半導体素子が形成される複数の素子形成領域と、上記素子形成領域の間に設けられた切断用領域とを有する半導体装置であって、

1

上記切断用領域に、所定深さを有する凹部と、この凹部 に埋設されてなるゲッタリング部材とを有するゲッタリングサイトが設けられていることを特徴とする半導体装置。

【請求項2】 上記凹部は、線状溝または環状溝である ことを特徴とする請求項1記載の半導体装置。

【請求項3】 上記凹部は、孔状であることを特徴とする請求項1記載の半導体装置。

【請求項4】 上記凹部の底部が、上記シリコン層内になるよう設定されていることを特徴とする請求項1記載の半導体装置。

【請求項5】 上記凹部の底部が、上記絶縁層内になるよう設定されていることを特徴とする請求項1記載の半導体装置。

【請求項6】 上記ゲッタリング部材は、多結晶シリコンまたは酸化シリコンであることを特徴とする請求項1 記載の半導体装置。

【請求項7】 上記ゲッタリングサイトは、上記凹部の底部が上記シリコン層内に設定されるとともに埋設されるゲッタリング部材が酸化シリコンである第1のゲッタリングサイトと、上記凹部の底部が上記絶縁層内に設定されるとともに埋設されるゲッタリング部材が多結晶シリコンである第2のゲッタリングサイトを含んでいることを特徴とする請求項1記載の半導体装置。

【請求項8】 上記凹部側壁に熱酸化膜が設けられ、この凹部内に多結晶シリコンが埋設されていることを特徴とする請求項1記載の半導体装置。

【請求項9】 絶縁層上にシリコン層が設けられたSOI 構造を有する半導体基板と、上記半導体基板に設けられ たメモリセルとを備えた半導体記憶装置であって、

上記メモリセルの周辺に、所定深さを有する凹部と、この凹部に埋設されてなるゲッタリング部材とからなるゲッタリングサイトが設けられていることを特徴とする半導体記憶装置。

【請求項10】 上記半導体基板に、上記メモリセルと 所定距離隔てて設けられ、上記メモリセルの動作に関与 する周辺回路を備え、ゲッタリングサイトが、上記メモ リセルと上記周辺回路との間に設けられていることを特 徴とする請求項9記載に半導体記憶装置。

【請求項11】 周辺回路は、センスアンプ回路または デコーダ回路であることを特徴とする請求項10記載の 半導体記憶装置。

【請求項12】 上記凹部は、上記メモリセルを取り囲 領域近傍に設けれられたフィむように設けられた線状溝または環状溝であることを特 50 有する半導体装置であって、

徴とする請求項9記載の半導体記憶装置。

【請求項13】 上記凹部は、孔状であることを特徴とする請求項9記載の半導体記憶装置。

【請求項14】 上記凹部の底面が下方向に突出した円 錐状の形状をしていることを特徴とする請求項9記載の 半導体記憶装置。

【請求項15】 上記ゲッタリング部材は、多結晶シリコンまたは酸化シリコンであることを特徴とする請求項9記載の半導体記憶装置。

10 【請求項16】 上記ゲッタリングサイトは、上記凹部 の底部が上記シリコン層内に設定されるとともに埋設されるゲッタリング部材が酸化シリコンである第1のゲッタリングサイトと、上記凹部の底部が上記絶縁層内に設定されるとともに埋設されるゲッタリング部材が多結晶シリコンである第2のゲッタリングサイトとを含んでいることを特徴とする請求項9記載の半導体記憶装置。

【請求項17】 上記凹部側壁に熱酸化膜が設けられ、 この凹部内に多結晶シリコンが埋設されていることを特 徴とする請求項9記載の半導体記憶装置。

- 20 【請求項18】 絶縁層上にシリコン層が設けられたSO 「構造を有する半導体基板と、上記シリコン層に設けられ、ソース/ドレイン領域及びゲート酸化膜を介して形成されたゲート電極を有するMOSトランジスタと、上記MOSトランジスタ上及びこのMOSトランジスタ近傍部上に設けられた層間絶縁膜と、上記層間絶縁膜上に設けられた導電体と、上記導電体と上記ソース領域またはドレイン領域とが電気的に接続されるよう、上記層間絶縁膜に設けられ、内部に導電体が埋設されてなるコンタクト孔とを備えてなる半導体記憶装置であって、
- 30 上記MCSトランジスタの近傍部に、上記層間絶縁膜上からこの層間絶縁膜下のシリコン層内にまで達するよう設けられた孔と、この孔内部に埋設されたゲッタリング部材とを有するゲッタリングサイトが設けられていることを特徴とする半導体記憶装置。

【請求項19】 上記導電体に互いに対向するように設けられた導電体を備え、これら互いに対向する導電体により構成されてなるキャパシタと、上記トランジスタとからDRAMが構成されていることを特徴とする請求項18記載の半導体記憶装置。

40 【請求項20】 上記MOSトランジスタは複数設けられ、上記導電体の一方が上記MOSトランジスタのソースまたはドレイン領域と電気的に接続されるとともに、他方が他のMOSトランジスタのゲート電極と電気的に接続されてなるSRAMが構成されていることを特徴とする請求項18記載の半導体記憶装置。

【請求項21】 絶縁層上にシリコン層が設けられたSO I構造を有する半導体基板を備え、上記半導体基板が、M OSトランジスタが形成されてなる活性領域と、この活性領域近傍に設けれられたフィールドシールド分離領域と なまる半導体装置であって

翻2000-323484

上記フィールドシールド分離領域おけるシリコン層上に は、酸化膜を介して電極が設けられ、かつ、上記フィー ルドシールド分離領域におけるシリコン層には、所定深 さを有する凹部と、この凹部に埋設されてなるゲッタリ ング部材とを有するゲッタリングサイトが設けられてい ることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、絶縁層上にシリコ ン層が設けられたSOI (Silicon on Insulator) 構造を 有する半導体装置、特に、ゲッタリングサイトが設けら れたSOI構造を有する半導体装置に関する.

[0002]

【従来の技術】半導体装置の製造工程においては、基板 を形成する時、あるいは、半導体素子やコンタクト孔等 を形成する時に、汚染物質(例えば、銅(Cu)、鉄(F e)、ニッケル (Ni)等の金属不純物)が基板中に導入 される場合がある。このような汚染物質が基板中に導入 されると、その後の熱処理により、この汚染物質が基板 中の素子形成領域に熱拡散していき、この汚染物質によ 20 り、素子形成領域に形成された半導体素子等の特性が劣 化するという問題が生じる。例えば、基板上にMOSトラ ンジスタが形成されている場合には、このMOSトランジ スタのゲート絶縁膜の耐圧が低下するという問題が生じ るし、P/N型不純物接合部が形成されている場合に は、P/N型不純物接合部でのリーク電流が増大すると いう問題が生じる。

【0003】そこで、半導体基板そのものに半導体素子 を形成する従来のバルク型の半導体基板を用いた半導体 装置では、上記汚染物質により半導体素子等の特性が劣 30 化するのを防止するため、この半導体基板の裏面もしく はバルクにゲッタリングサイトを設けてゲッタリングを するようにしていた。ここで、ゲッタリングとは、結晶 欠陥等のゲッタリングサイトを形成し、これに汚染物質 を捕獲、固着する技術である。

【0004】また、今日の半導体装置においては、高集 積化、高速化等の観点から、従来のバルク型の半導体基 板に代わって、支持基板上に絶縁層を設け、さらにこの 絶縁層上にシリコン層が設けられたSOI構造を有するSOI 基板が注目されているが、このSOI基板の場合には、上 記従来のバルク型の半導体基板に相当する支持基板にゲ ッタリングサイトを設けても、シリコン層と支持基板の 間に絶縁層が介在しているので、シリコン層中の汚染物 質を上記ゲッタリングサイトによってゲッタリングさせ るためには、汚染物質が絶縁層を通過しなければならな い。そのため、この絶縁層を通過するだけの運動エネル ギーを有しない汚染物質のゲッタリングはできないの で、比較的低温で形成される昨今のLSI製造には有効で はなくなりつつある。

【0005】そこで、特開平4-72631号公報、特 50 形成領域の間に設けられた切断用領域とを有する半導体

開平8-191140号公報に示されているように、SO I基板を構成するシリコン層の底面に、全面にわたって ゲッタリングサイトを形成する手法(以下、手法1と呼 ぶ)、あるいは、特開平8-45943号公報に示され ているように、素子分離領域を覆うようにゲッタリング サイトである多結晶シリコン層を形成する手法(以下、 手法2と呼ぶ)を用いてゲッタリングをする手法が開示 されている。

[0006]

【発明が解決しようとする課題】しかしながら、上記の ような従来のゲッタリングの手法1では、シリコン層に ゲッタリングサイトを有するため、シリコン層の膜厚が 200 n m以下のLSIを製造する場合には、ゲッタリングサ イトに存在する結晶欠陥により、シリコン層表面に形成 されている電子素子間にリークが発生し、特性が劣化す るという問題がある。

【0007】また、上記のような従来のゲッタリングの 手法2では、上記手法1の問題点は解消しているが、多 結晶シリコン層を形成する必要から、素子を形成しない 素子分離領域が増大するため、LSI微細化に対し著しく 不利になるという問題がある。

【0008】そこで、特開平5-82525号公報に は、これらの問題点を解決するために、支持基板上に断 片的に絶縁層を形成することで、シリコン層と絶縁層と が導通するようにし、支持基板の裏面に設けたゲッタリ ングサイトでゲッタリングする手法が開示されている。 しかしながら、この手法では、SOIウエーハの製造段階 において、絶縁層が断片的になるように形成するので、 予めゲッタリングサイトが定まったSOIウエーハが製造 されることになり、ISIの設計の自由度が著しく奪われ るという問題がある。さらに、ゲッタリングサイトが支 持基板の裏面に設けられているので、支持基板の裏面か らの汚染に対しては効果があるものの、活性層であるシ リコン層からは違い位置に形成されており、シリコン層 に形成される半導体素子が汚染物質に汚染されるのを十 分に防止することは困難である.

【0009】本発明はかかる問題点を解決するためにな されたもので、LSIの設計の自由度を阻害することく、 十分なゲッタリングが可能な、SOI構造を有する半導体 装置、及び半導体記憶装置に関するものである。

【0010】さらに、本発明は、十分なゲッタリングサ イトの形成が可能で、かつ、製造工程を少なくすること が可能な、SOI構造を有する半導体装置、及び半導体記 憶装置に関するものである。

[0011]

【課題を解決するための手段】本発明にかかる半導体装 置は、絶縁層上にシリコン層が設けられたSOI構造を有 する半導体ウエーハを備え、上記半導体ウエーハが、半 導体素子が形成される複数の素子形成領域と、上記素子 装置であって、上記切断用領域に、所定深さを有する凹 部と、この凹部に埋設されてなるゲッタリング部材とを 有するゲッタリングサイトが設けられていることを特徴 とするものである。

【0012】上記凹部は、線状溝または環状溝であって もよく、さらに、孔状のものを複数設けるようにしても よい.

【0013】また、上記凹部の底部は、一般には、上記 シリコン層内になるよう設定されるが、上記絶縁層内、 さらには、支持基板内になるよう設定することも可能で 10 ある。この場合には、ゲッタリングサイトの容量が増加 することになるので、ゲッタリング効果はよくなる。

【0014】また、上記ゲッタリング部材には、多結晶 シリコンまたは酸化シリコンを用いればよく、複数のゲ ッタリングサイトにそれぞれ異なるゲッタリング部材を 埋設するようにしてもよい、例えば、底部がシリコン層 内に設定され、酸化シリコンが埋設されてなるゲッタリ ングサイトと、底部が絶縁層内に設定され、多結晶シリ コンが埋設されてなるゲッタリングサイトとを形成して もよく、あるいは、凹部側壁に熱酸化膜を設け、この凹 20 部内に多結晶シリコンを埋設したゲッタリングサイトを 形成するようにしてもよい。

【0015】また、本発明に係る半導体記憶装置は、絶 縁層上にシリコン層が設けられたSOI構造を有する半導 体基板と、上記半導体基板に設けられたメモリセルとを 備えた半導体記憶装置であって、上記メモリセルの周辺 に、所定深さを有する凹部と、この凹部に埋設されてな るゲッタリング部材とからなるゲッタリングサイトが設 けられていることを特徴とするものである。

【0016】さらに、上記半導体基板に、上記メモリセ 30 ルと所定距離隔てて、上記メモリセルの動作に関与する 周辺回路を備えるようにし、ゲッタリングサイトを、上 記メモリセルと上記周辺回路との間に設けるようにして もよい。

【0017】上記周辺回路としては、メモリセルのビッ ト線に流れる微少な信号を感知し増幅するセンスアンプ 回路、動作させるメモリセルのアドレスを指定するデコ ーダ回路、あるいは、電源回路、ヒューズ、ドライバ回 路、周波数変調回路、バッファ回路等、メモリセルを取 り囲むように配置された電子回路が挙げられる。

【0018】上記凹部は、上記メモリセルを取り囲むよ うに設けられた線状溝または環状溝、あるいは、孔状の ものを複数設けるようにしてもよい。

【0019】さらに、上記凹部の底面を下方向に突出し た円錐状の形状にすると、出力を下げたプラズマエッチ ングより凹部を形成する際に、プラズマに起因して凹部 に生じる損傷を軽減することができる。それに加えて、 円錐状の形状にすると、凹部内に絶縁体を埋め込む際 に、この凹部とシリコン層間に発生する応力を抑制する ことができるので、シリコン層にかかる応力により生じ 50 層上には、酸化膜を介して電極が設けられ、かつ、上記

る結晶欠陥の発生を抑制することができる。

【0020】また、上記ゲッタリング部材には、多結晶 シリコンまたは酸化シリコンを用いればよく、複数のゲ ッタリングサイトにそれぞれ異なるゲッタリング部材を 埋設するようにしてもよい。例えば、底部がシリコン層 内に設定され、酸化シリコンが埋設されてなるゲッタリ ングサイトと、底部が絶縁層内に設定され、多結晶シリ コンが埋設されてなるゲッタリングサイトとを形成して もよく、あるいは、凹部側壁に熱酸化膜を設け、この凹 部内に多結晶シリコンを埋設したゲッタリングサイトを 形成するようにしてもよい。

【0021】また、本発明に係る半導体記憶装置は、絶 縁層上にシリコン層が設けられたSDI構造を有する半導 体基板と、上記シリコン層に設けられ、ソース/ドレイ ン領域及びゲート酸化膜を介して形成されたゲート電極 を有するMOSトランジスタと、上記MOSトランジスタ上及 びこのMOSトランジスタ近傍部上に設けられた層間絶縁 膜と、上記層間絶縁膜上に設けられた導電体と、上記導 電体と上記ソース領域またはドレイン領域とが電気的に 接続されるよう、上記層間絶縁膜に設けられ、内部に導 電体が埋設されてなるコンタクト孔とを備えてなる半導 体記憶装置であって、上記MOSトランジスタの近傍部 に、上記層間絶縁膜上からこの層間絶縁膜下のシリコン 層内にまで達するよう設けられた孔と、この孔内部に埋 設されたゲッタリング部材とを有するゲッタリングサイ トが設けられていることを特徴とするものである.

【0022】上記半導体記憶装置としては、上記導電体 に互いに対向するように設けられた導電体を備え、これ ら互いに対向する導電体により構成されてなるキャパシ タと、上記トランジスタとから構成されるDRAM、あるい は、MOSトランジスタを複数設け、上記導電体の一方が 上記MOSトランジスタのソースまたはドレイン領域と電 気的に接続されるとともに、他方が他のMOSトランジス タのゲート電極と電気的に接続されて構成されるSRAM、 さらにはフラッシュメモリであってもよい。

【0023】上記のような半導体記憶装置では、上記層 間絶縁膜にストレージノード用のコンタクト孔を形成す る際に、ゲッタリングサイト用の孔を同時に形成するこ とが可能で、少ない製造工程でゲッタリングサイトを形 成することが可能である。さらに、半導体素子の極近傍 にゲッタリング用の孔を形成することも可能であるの で、上記コンタクト孔を形成する時に導入されうる汚染 物質等のゲッタリングに適している。

【0024】また、本発明に係る半導体装置は、絶縁層 上にシリコン層が設けられたSOI構造を有する半導体基 板を備え、上記半導体基板が、MOSトランジスタが形成 されてなる活性領域と、この活性領域近傍に設けれられ たフィールドシールド分離領域と有する半導体装置であ って、上記フィールドシールド分離領域おけるシリコン

特開2000-323484

フィールドシールド分離領域におけるシリコン層には、 所定深さを有する凹部と、この凹部に埋設されてなるゲッタリング部材とを有するゲッタリングサイトが設けられていることを特徴とするものである。

【0025】なお、フィールドシールド分離領域のシリコン層下部において、電子、あるいは、正孔が自由に移動可能なよう、上記凹部の底部がシリコン層内になるよう設定するのが好ましい。

[0026]

【発明の実施の形態】実施の形態1.本実施の形態は、 SOI 構造を有する半導体ウエーハの切断用領域に凹部を 設け、この凹部内にゲッタリング部材を埋設すること で、この切断用領域内にゲッタリングサイトを形成する ようにした半導体装置の一実施例を示すものである。こ こで、切断用領域は、ウエーハ上に形成された半導体素 子をウエーハから切り出すときの切断用領域である。

【0027】図1、2は本実施の形態の半導体装置の構造を示す機略図で、図1は本実施の形態の半導体装置の上面図の一部を示す図で、図2は図1に示した半導体装置をAA断面で切断した場合の断面図である。

【0028】図1に示すように、半導体ウエーハ1には、実際に半導体素子が形成される複数の素子形成領域1 aが設けられ、さらに、これらの半導体素子を半導体ウエーハ1から切り出すための切断用領域1 bがこれらの半導体素子間に設けられている。実際に半導体素子を切り出す場合には、この切断用領域1 bに沿って切断されるので、この切断用領域1 bは所定幅を有して設ける必要がある。

【0029】なお、切断用領域1bの幅は、半導体ウエーハ1を切断するときの切断用の歯の厚さによって定ま 30 るものであるが、一般には、10~100μmに設定される。また、切断用領域1bの形成位置は、半導体ウエーハ1上に形成される半導体素子に応じて設計されるが、一般には、図1に示すように、縦、横方向に複数設けられる。

【0030】また、図2に示すように、図1に示す半導体装置は、シリコン基板等の支持基板2上にシリコン酸化膜等からなる絶縁層3が設けられ、この絶縁層3上に活性層となるシリコン層4が設けられたSOI構造を有する半導体ウエーハを備えている。この半導体ウエーハ1における絶縁層3の層厚は、50nm~1μmで、シリコン層4の層厚は、50~300nmである。

【0031】そして、この半導体ウエーハ1のシリコン 層4における、上記切断用領域1b内には凹部6が設け られ、この凹部6内にゲッタリング部材7が埋設される ことで、ゲッタリングサイトが形成される。このゲッタ リング部材7としては、多結晶シリコンが一般的に用い られるが、酸化シリコンを用いてもよい。

【0032】また、凹部6の深さは、凹部6の底がシリコン層4内、絶縁層3内、あるいは、支持基板2内、い 50

ずれになるように設定してもよい。凹部6の深さは深い程、ゲッタリングサイトの容量が大きく取れるので好ましいが、凹部6の形成上、シリコン層4のみに形成するのが最も形成が簡単である。

【0033】さらに、凹部6の底面の形状は、図3に示すように、下方向に突出した円錐状の形状にするのが好ましい。このような形状にすることで、出力を下げたアラズマエッチングより、この凹部6を形成する際に、プラズマに起因して凹部6に生じる損傷を軽減することができ、さらに、凹部6内に絶縁体を埋め込む際に、この凹部6とシリコン層4間に発生する応力を低減するすることができ、シリコン層4にかかる応力によりシリコン層4内に結晶欠陥が発生するのを低減することが可能になる。このように、ゲッタリングサイトの作成に伴って生じる結晶欠陥の発生を抑制できるので、活性領域に非常に近い位置にゲッタリングサイトを形成することが可能になる。

【0034】なお、半導体ウエーハ1の素子形成領域1 a内の素子分離をする領域(素子分離領域)に絶縁体が 20 埋設されたトレンチ分離を形成する場合には、トレンチ の形成時にこの凹部もともに形成することができ、工程 数を減少させることができる。そのため、この場合に は、上記凹部の深さもトレンチの深さと同じにするのが 好ましい。すなわち、凹部の底が絶縁層になるよう設定 するのが好ましい。

【0035】ここで、ゲッタリングサイトは、図1に示した上記切断用領域1bの全てに形成するようにすると、ゲッタリングサイトの容量が大きくなりより好適であるが、これは特に限定するものではなく、図4に示すように、横方向のみ、あるいは、縦方向のみに形成する等、切断用領域1b内であれば任意に形成してよい。また、図1、4では、凹部6を線状(図1では環状のものを含む)に形成しているが、これも特に限定するものではなく、所定距離毎に形成したり、孔状のゲッタリングサイトを複数形成するようにしてもよい。

【0036】次に、図1に示した半導体装置の製造方法について説明する。図5は、図1に示した半導体装置の製造工程を示す断面図である。まず、SOI構造を有する半導体ウエーハ1を用意し、この半導体ウエーハ1上に酸化シリコン膜や窒化膜等からなる保護膜5を形成する。この半導体ウエーハ1は公知の方法で製造されたSOI構造を有する半導体ウエーハを用いればよい。その後、フォトリソグラフィ技術を用いて、この半導体ウエーハ1上に所定パターンの開口部を有するフォトレジスト膜8を形成する。このとき形成するパターンは、図5(a)に示すように、ゲッタリングサイトが設けられる部位が開口するように、すなわち、図1に示した切断用領域1b内の部位が開口するように形成する。本実施の形態では、切断用領域1b内に2、3μmの幅で開口するように形成した。

【0037】その後、図5(b)に示すように、アラズマエッチングまたは化学薬液によるエッチング処理により、保護膜5に上記パターンを転写する。そして、フォトレジスト膜8を除去した後、アラズマエッチングを行い、シリコン層4の切断用領域1b内にゲッタリングサイト用の凹部6を形成すると図5(c)のようになる。この凹部6の幅は、約2、3μmの幅になるよう形成される。ここでは、凹部6の底がシリコン層4底面になるように形成した。なお、凹部6を形成する際のプラズマエッチングの条件は、形成する凹部の深さ等によって、適宜変更するが、一般には、圧力10mtor~1tor、電圧5~20V、基板温度-50~300℃の条件で行えばよい。このような条件でエッチングすることにより、この凹部6の底面を円錐状に形成することができる。

【0038】なお、先に説明したように、ゲッタリングサイトとトレンチ分離とを同時に形成する場合には、トレンチ分離のトレンチの底が絶縁層に達するように設定されるのが一般であるので、このときには、凹部の底が絶縁層内になるように形成するようにする。

【0039】このように凹部6を形成した後、多結晶シ 20 リコン膜7を化学的気相成長法で堆積し、その後、アラ ズマエッチング、あるいは、化学機械研磨(CMP)に より、シリコン層4上に堆積した多結晶シリコン膜を除 去すると図5(d)のようになる。

【0040】なお、多結晶シリコンが埋設されたトレンチ分離を形成する場合には、このトレンチに多結晶シリコンを埋設する工程と、上記多結晶シリコン膜を埋設する工程とを同時に実施することも可能である。

【0041】このようにゲッタリングサイトを形成後、 半導体ウエーハ1の素子形成領域1aに公知の方法でMD 30 Sトランジスタを有するDRAMやSRAM等の半導体素子を形成する。そして、このような半導体素子が形成された 後、上記半導体ウエーハ1を切断用領域1bに沿って切断することで、半導体ウエーハ1から各半導体素子が切り出され、各半導体素子が形成される。

【0042】なお、本実施の形態では、半導体素子として、DRAM/SRAM等のメモリを挙げているが、これは特に限定するものではなく、マイクロコンピュータユニット等のランダムロジックなどMOSトランジスタやバイボーラトランジスタ、CCD等の半導体素子であればよい。

【0043】本実施の形態の半導体装置では、ウエーハ における切断用領域にゲッタリングサイトを形成するようにしているので、ゲッタリングサイトの容量を大きく 取ることが可能で、十分なゲッタリングをすることが可能である。

【0044】さらに、ゲッタリングサイトをシリコン層内に形成するようにしているので、活性層との距離が近い位置にゲッタリングサイトが形成されることになり、よりゲッタリングの能力が向上する。

【0045】さらに、SOIウエーハ全域に渡って、均等

に素子形成領域に形成される素子を囲むようにゲッタリングサイトを形成することが可能であるので、この素子が汚染物質に汚染されるのを防止することができる。

10

【0046】さらに、この形成される素子の種類、規模、デザインに関係なく、ゲッタリングサイトを形成することが可能である。

【0047】また、トレンチ分離を形成する際に、この ゲッタリングサイトも同時に形成することが可能である ので、ゲッタリングサイト用の工程を新たに付加するこ 10 となく、半導体装置を形成することが可能である。

【0048】実施の形態2.本実施の形態は、SOI構造を有する半導体基板に、メモリセルと、このメモリセルに対して所定距離隔てて周辺回路とを設け、このメモリセルの周辺の領域(メモリセルと周辺回路との間の領域等)に凹部を設け、この凹部内にゲッタリング部材を埋設することで、この領域内にゲッタリングサイトを形成するようにした半導体記憶装置の一実施例を示すものである。

【0049】図6はこの実施の形態の半導体記憶装置の上面の機略を示す上面図で、ゲッタリング部材が埋め込まれた凹部をDRAM (Dynamic Random Access Memory) のメモリセルブロックの外周 (センスアンプとデコーダに囲まれた領域を含む) に環状に配置した半導体記憶装置を示す図である。

【0050】図6に示すように、シリコン基板等の支持 基板上にシリコン酸化膜等からなる絶縁層が設けられ、 この絶縁層上に活性層となるシリコン層が設けられたSO I構造を有するSOI半導体基板上に、データを記憶させる ためのメモリセル21が複数形成されたメモリセルブロ ック22と、このメモリセルブロック22の外周に、メ モリセルブロック22と所定距離隔てて形成された周辺 回路23、24とが設けられている。この周辺回路2 3、24は、メモリセル21のビット線に流れる微少な 出力信号を感知し増幅するセンスアンプ回路23、動作 させるメモリセル21を指定するデコーダ回路24等で ある。なお、上記SOI半導体基板の絶縁層の層厚は、5 0 nm~1 μmで、シリコン層の層厚は、50~300 nmで上記メモリセルブロック22と周辺回路23、2 4との間の距離は、設計に応じて適宜変わるが、一般 40 に、0.5~1μmである。

【0051】そして、このメモリセルブロック22と周辺回路23、24との間の領域のシリコン層には、凹部が設けられ、この凹部内にゲッタリング部材が埋設されることで、ゲッタリングサイトが形成される。ゲッタリング部材としては、多結晶シリコンが一般的に用いられるが、酸化シリコンを用いてもよい。また、凹部の深さは、上記実施の形態1と同様、凹部の底がシリコン層内、絶縁層内、あるいは、支持基板内、いずれになるように設定してもよい。

50 【0052】ここで、ゲッタリングサイトは、図6に示

すように、メモリセルブロック22を取り囲むように環状に形成すると、ゲッタリングサイトの面積が大きくとれ、より高いゲッタリング効果を得ることができる。ただし、このようにゲッタリングサイトを設けた場合には、メモリセル21と周辺回路23、24とをシリコン層内で電気的接続することが難しくなるので、図7に示すように、線状のゲッタリングサイトをメモリセルブロック22の周辺に断片的に形成し、メモリセル21と周辺回路23、24間のゲッタリングサイトが設けられてない領域で電気的接続がとれるようにしてもよい。さらい、上記のように、線状、または、環状にゲッタリングサイトを設けるのではなく、図8に示すように、孔状のゲッタリングサイトを複数設けるようにする等任意の形状にしてもよい。

【0053】次に、図6に示した半導体記憶装置の製造方法について説明する。まず、実施の形態1と同様に、SOI構造を有する半導体ウエーハを用意し、この半導体ウエーハ上に保護膜を形成する。そして、その後、フォトリソグラフィ技術を用いて、この半導体ウエーハ上に所定パターンの開口部を有するフォトレジスト膜を形成のする。このとき形成するパターンは、ゲッタリングサイトが設けられる部位が開口するように形成されるが、実施の形態1の場合と異なり、図6に示したように、素子形成領域内におけるメモリセル21が形成される部位と周辺回路23、24が形成される部位の間の領域が開口するように、すなわち、メモリセルブロック22を取り囲むように形成する。本実施の形態では、この領域内に2、3μmの幅で開口する環状溝を形成した。

【0054】その後、実施の形態1の図5(b)~図5(d)に示したのと同様にして、上記環状溝内にゲッタリング部材を埋設し、これら環状溝、ゲッタリング部材を有するゲッタリングサイトが形成されることになる。【0055】このようにゲッタリングサイトを形成後、素子形成領域におけるメモリセル形成領域(上記ゲッタリングサイトで囲まれた領域)に、MOSトランジスタ及びキャパシタを形成し、素子形成領域における周辺回路形成領域に、センスアンプ回路23、デコーダ回路24をそれぞれ形成する。

【0056】本実施の形態ではDRAMのメモリセルに関して説明したが、これは特に限定するものではなく、SRAM 40 (Static Random Access Memory) やフラッシュメモリ等、メモリセルブロックと周辺回路の間にゲッタリングサイトが形成可能な領域を有するメモリセルであればどのようなものでもよい。

【0057】また、本実施の形態では、周辺回路として、センスアンプとデコーダを挙げているが、これは特に限定するものではなく、周辺回路は、電源回路、ヒューズ、ドライバ回路、周波数変調回路、バッファ回路などメモリセルの周辺に設けられた電子回路であればよい。

【0058】本実施の形態の半導体記憶装置では、メモリセルと周辺回路との間の領域にゲッタリングサイトを形成するようにしているので、ゲッタリングサイトの容量を大きく取ることが可能で、十分なゲッタリングをすることが可能である。

【0059】また、SOI基板全域にわたり、メモリセルを囲むようにゲッタリングサイトを形成しているので、金属不純物等の汚染物質からメモリセル、あるいは周辺回路等の半導体素子を確実に防御できる。さらに、詳細には、メモリセル間、メモリセルー配線(コンタクト孔)間、トランジスタのソース/ドレイン間等メモリセルへの電子の入出力経路への汚染物質の拡散防止効果が大きく、素子性能の劣化を防止できる。

【0060】さらに、ゲッタリングサイトをシリコン層内に形成するようにしているので、活性層との距離が近い位置にゲッタリングサイトが形成されていることになり、よりゲッタリングの能力が向上する。

【0061】また、トレンチ分離を形成する際に、この ゲッタリングサイトも同時に形成することが可能である ので、ゲッタリングサイト用の工程を新たに付加するこ となく、半導体記憶装置を形成することが可能である。 【0062】上記実施の形態1、2では、凹部に一種類 のゲッタリング部材のみを埋設する例を説明したが、こ らは一種類に限定するものではなく、例えば、凹部の底 部がシリコン層内に設定されるとともに埋設されるゲッ タリング部材が酸化シリコンであるゲッタリングサイト と、凹部の底部が絶縁層内に設定されるとともに埋設されるゲッタリングサイトを設ける等、複数のゲッタリングサイトを 設け、これらのゲッタリングサイトに複数のゲッタリン グ部材を埋設するようにしてもよい。

【0063】また、凹部を加熱処理することで、凹部側壁に熱酸化膜を形成し、さらに、この凹部内に多結晶シリコンを埋設してゲッタリングサイトを形成するようにしてもよい。

【0064】実施の形態3.本実施の形態は、SOI基板上のシリコン層に設けられたMOSトランジスタと、このMOSトランジスタ上に層間絶縁膜を介して設けられたストレージノード電極、及び、このストレージノード電極に対向して設けられた上部電極からなるキャパシタとで構成されるDRAMのメモリセルにおいて、上記MOSトランジスタの近傍部に、上記層間絶縁膜上からこの層間絶縁膜下のシリコン層内にまで達するよう設けられた孔と、この孔内部に埋設されたゲッタリング部材とを有するゲッタリングサイトが設けられた半導体記憶装置の一実施の形態を示すもので、このゲッタリングサイト用の孔をストレージノード用のコンタクト孔の形成と同時に形成することが可能な構造を有している。

【0065】図9は本実施の形態の半導体記憶装置を示50 す断面図で、DRAMのストレージノード用のコンタクト孔

13

の開口と同時に、層間絶縁膜内に孔を設け、この孔内に 多結晶シリコンが埋設されてなるゲッタリングサイトが 形成された半導体記憶装置を示した断面図である。

【0066】図9に示すように、本実施の形態の半導体記憶装置は、シリコン基板等の支持基板2上にシリコン酸化膜等からなる絶縁層3が設けられ、この絶縁層上に活性層が形成されるシリコン層4が設けられたSOI構造を有する半導体基板を備えている。この半導体基板における絶縁層3の層厚は、50 nm~1 μmで、シリコン層4の層厚は、50~300 nmである。

【0067】そして、この半導体基板におけるシリコン層4の活性領域4aには、ソース/ドレイン領域、このソース、ドレイン間の活性領域上には、ゲート酸化膜を介してゲート電極が形成され、MDSトランジスタが構成されている。

【0068】このMOSトランジスタが形成された活性領域4aを含むシリコン層4上には、酸化シリコン等からなる層間絶縁膜31a、31bが設けられ、この層間絶域膜31上には、キャパシタの下部電極を構成するストレージノード電極32が設けられている。そして、この20した。ストレージノード電極32とMOSトランジスタのソース領域、あるいはドレイン領域とが電気的に接続可能なよう、この層間絶縁膜31にストレージノード用のコンタクト孔33を設け、このストレージノード用のコンタクト孔33を設け、このストレージノード用のコンタクト孔33を設け、このストレージノード用のコンタクト孔33内に導電体34が埋設されている。なお、35 エッチは層間絶縁膜の間に設けられたビット線である。

【0069】一方、上記MOSトランジスタ近傍の素子が 形成されない領域の上記層間絶縁膜31にコンタクト孔 36を設け、このコンタクト孔36にゲッタリング部材 37を埋設することで、ゲッタリングサイトを形成す る。このゲッタリング部材37としては、多結晶シリコ ンが一般的に用いられるが、酸化シリコンを用いてもよ い。また、このコンタクト孔36の底部は、実施の形態 1の凹部と同様、シリコン層4内、絶縁層3内、あるい は、支持基板2内、いずれになるように設定してもよ い

【0070】なお、上記ストレージノード電極32上には、絶縁膜、又は、高誘電体膜を介してストレージノード電極32に対向する上部電極38が設けられ、これら互いに対向する電極によりキャパシタが形成され、先の40MOSトランジスタとで、DRAMを構成している。

【0071】次に、図9に示した半導体記憶装置の製造方法について説明する。まず、公知のDRAMの製造方法を用いて、SOI基板にMOSトランジスタを形成した後、MOSトランジスタを含むシリコン層4上に酸化シリコン膜からなる層間絶縁膜31を形成する。(層間絶縁膜31は2層31a、31b形成され、1層目31a上には、ビット線が形成されるが、これらは公知の方法で形成すればよい)

【0072】このように層間絶縁膜31を形成した後、

この層間絶縁膜31上にフォトレジスト膜39を塗布し、フォトリソグラフィ技術を用いて、この層間絶縁膜31上に所定パターンの開口部を有するフォトレジスト膜39を形成する。このとき形成するパターンは、図10(a)に示すように、ストレージノード用のコンタクト孔が形成される部位、及び、ゲッタリング用の孔が設けられる部位が開口するように、すなわち、ストレージノード用のコンタクト孔、及び、MOSトランジスタの近傍で、かつ、紫子が形成されない領域内の部位が開口するように形成する。本実施の形態では、上記素子が形成されない領域内に0.1~1.0μmの口径で開口するように形成した。

【0073】その後、図10(b)に示すように、レジスト開口部直下の層間絶縁膜構造に適した条件で、プラズマエッチングエッチング処理を行い、SOI基板における絶縁層3まで開口を行い、フォトレジスト膜39を除去すると図10(b)のようになる。この孔36の口径は、約0.1~1.0μmになるよう形成される。ここでは、孔36の底がシリコン層4底面になるように形成した

【0074】このようにストレージノード用のコンタクト孔33、及び、ゲッタリングサイト用の孔36を形成した後、図10(c)に示すように、多結晶シリコン膜40を化学的気相成長法等で堆積し、その後、プラズマエッチング、あるいは、化学機械研磨(CMP)により、層間絶縁膜32上に堆積した多結晶シリコン膜40を除去すると図10(d)のようになり、ゲッタリングサイトが形成される。

【0075】このようにゲッタリングサイトを形成後、30 公知の方法でキャパシタの下部電極となるストレージノード電極32を先の導電体が埋設されたストレージノード用のコンタクト孔33上に設け、さらに、この下部電極32上に絶縁膜、又は、高誘電体膜を介して互いに対向するように上部電極38を設け、DRAMセルが形成される。

【0076】本実施の形態の半導体記憶装置は、SOI基板のシリコン層にのみにゲッタリングサイトを形成するのではなく、SOI層上に形成した層間絶縁膜から先のシリコン層にまでゲッタリングサイトが形成されるようにしているので、ゲッタリングサイトの容量を大きくとることができる。

【0077】さらに、ゲッタリングサイト用の孔と、DR AMセルの製造工程で形成されるストレージノード用のコンタクト孔とを同時に形成することが可能であるので、製造工程を増やすことなくゲッタリングサイトを形成することが可能になる。

【0078】また、孔を設けて、ゲッタリングサイトを 形成しているので、ゲッタリングサイト領域を小面積化 できる。さらに、ゲッタリングサイトをMOSトランジス 50 夕の極近傍に形成することが可能で、コンタクト孔の開

内、いずれになるように設定してもよい。

ロエッチングによるSOI 基板への損傷 (結晶欠陥の発 生)と汚染物質の導入に対して、速やかに汚染物質の捕 穫を行えるので、 高効率なゲッタリングが可能である。 【0079】実施の形態4、実施の形態3におけるゲッ タリングサイトは、DRAMセルの層間絶縁膜上からSOI基 板のシリコン層に達する孔を設け、この孔内にゲッタリ ング部材を埋設することでゲッタリングサイトを形成し ているが、本実施の形態におけるゲッタリングサイト は、SRAMセルの層間絶縁膜上からSOI基板のシリコン層 に達する孔を設け、この孔内にゲッタリング部材を埋設 10 することでゲッタリングサイトを形成するようにしたも

15

【0080】SRAMのメモリセルでは、情報をスタティッ クに保持するためにメモリセルは通常6素子(6個のト ランジスタ) で構成される。 図11はこのようなSRAMの メモリセルの主要部を示す図である。図に示すように、 SRAMのメモリセルは、基本的には、クロスカップルした ラッチ回路 (NMDSトランジスタ41a、41b) とアク セストランジスタ(図示は省略する。)とから構成され る。なお、図11では、PMOS42a、42bが負荷とし 20 て動作するCMDSセルの構造をしている。

のである.

【0081】図12は本実施の形態の半導体記憶装置を 示す断面図で、図11に示したSRAMのメモリセルの主要 回路を、SOI構造を有する半導体基板上に形成したとき の断面図である。図12に示すように、シリコン基板等 の支持基板2上にシリコン酸化膜等からなる絶縁層3が 設けられ、この絶縁層3上に活性層となるシリコン層4 が設けられたSOI構造を有する半導体基板を備えてい る。この半導体基板における絶縁層3の層厚は、50n m~1 μmで、シリコン層4の層厚は、50~300n 30 mである。

【0082】また、図11に示すように、ラッチ回路を 構成するNMOSトランジスタ41a、41bと、負荷とし て動作するPMOSトランジスタ42a、42bがSOI基板 のシリコン層4に設けられ、これら半導体素子上には、 層間絶縁膜31が設けられている。さらに、この層間絶 縁膜31上には記憶ノード(A)、記憶ノード(B)となる導 電体43a、43bがそれぞれ設けられ、この導電体4 3a、43bとNMOSトランジスタ、PMOSトランジスタが 図11に示したように、電気的に接続されるよう、層間 40 絶縁膜31を開口し、内部に導電体45が埋設されたコ ンタクト孔44が設けられている。

【0083】一方、上記層間絶縁膜31における、上記 MOSトランジスタ近傍の素子が形成されていない領域に 孔46を設け、この孔46にゲッタリング部材47を埋 設することで、ゲッタリングサイトが形成されている。 このゲッタリング部材としては、多結晶シリコンが一般 的に用いられるが、酸化シリコンを用いてもよい。ま た、この孔46の底部は、実施の形態1の凹部と同様、 シリコン層4内、絶縁層3内、あるいは、支持基板2

【0084】次に図12に示した半導体記憶装置の製造 方法について説明する。まず、公知のSRAMの製造方法を 用いて、SOI基板にラッチ回路を構成するNMOSトランジ

スタと、負荷となるPMOSトランジスタを形成した後、MO Sトランジスタを含むシリコン層4上に酸化シリコン膜 からなる層間絶縁膜31を形成する.

【0085】そして、このように層間絶縁膜31を形成 した後、この層間絶縁膜31上にフォトレジスト膜を塗 布し、フォトリソグラフィ技術を用いて、この層間絶縁 膜上に所定パターンの開口部を有するフォトレジスト膜 を形成する。このとき形成するパターンは、記憶ノード となる導電体43a、43bとNMOSトランジスタ、PMOS トランジスタのソース、ドレイン領域、あるいはゲート 電極とが電気的に接続可能なように、層間絶縁膜31に 設けられるコンタクト孔44が形成される部位、及び、 ゲッタリングサイト用の孔46が設けられる部位が閉口 するように形成する.

【0086】その後、実施の形態4と同様にしてコンタ クト孔44及びゲッタリング用の孔46を形成した後、 これら孔44、46内に多結晶シリコン45、47を埋 設することで、ゲッタリングサイトを形成し、その後、 公知の方法で記憶ノードとなる導電体43a、43bを コンタクト孔44上に各々設けることで、SRAMセルが形 成される。

【0087】本実施の形態の半導体記憶装置は、SOI基 板のシリコン層にのみにゲッタリングサイトを形成する のではなく、SOI層上に形成した層間絶縁膜から先のシ リコン層にまでゲッタリングサイトが形成されるように しているので、ゲッタリングサイトの容量を大きくとる ことができる.

【0088】さらに、ゲッタリングサイト用の孔と、DR AMセルの製造工程で形成されるストレージノード用のコ ンタクト孔とを同時に形成することが可能であるので、 製造工程を増やすことなくゲッタリングサイトを形成す ることが可能になる.

【0089】また、孔を設けて、ゲッタリングサイトを 形成しているので、ゲッタリングサイト領域を小面積化 できる。さらに、ゲッタリングサイトをMOSトランジス タの極近傍に形成することが可能で、コンタクト孔の開 ロエッチングによるSOI基板への損傷(結晶欠陥の発 生)と汚染物質の導入に対して、速やかに汚染物質の捕 穫を行えるので、高効率なゲッタリングが可能である。 【0090】実施の形態5. 本実施の形態は、SOI基板 におけるフィールドシールド分離領域内のシリコン層に ゲッタリングサイトを設けるようにした半導体装置の一 実施例を示すものである。ここで、フィールドシールド 分離領域は、MOSトランジスタのソース/ドレイン領域 が形成される活性領域の近傍の領域で、この領域のシリ 50 コン層上には酸化膜が形成され、さらに、この酸化膜上 には電極が形成されており、この電極に電圧を印加する ことで、この部位周辺の電子、あるいは、正孔を捕獲す るようにしている.

【0091】図13、図14は本実施の形態の半導体装 置を示す図で、図13はこの半導体装置を上面から見た 上面図で、図14は図13に示した半導体装置のXX断 面での断面図である。なお、図13においては、説明を 簡単にするため、フィールドシールド分離領域53上に 形成される酸化膜及び電極の記載は省略している。

【0092】図13に示すように、SDI基板上には、互 いに所定距離隔てて2つの活性領域51が設けられてお り、さらに、この活性領域51上にはゲート酸化膜56 を介してゲート電極52が形成されている。そして、こ のゲート酸化膜56を介して設けられたゲート電極5 2、及び活性領域51をソース/ドレイン領域としてMD Sトランジスタが構成されている。一方、この活性領域 51近傍のフィールドシールド分離領域53内のシリコ ン層3には多結晶シリコン等のゲッタリング部材55が 埋設された凹部54を有するゲッタリングサイトが形成 されている.

【0093】また、図14に示すように、シリコン基板 等の支持基板2上にシリコン酸化膜等からなる絶縁層3 が設けられ、この絶縁層3上に活性層となるシリコン層 4が設けられたSOI構造をしている。そして、このSOI構 造を有するSOI半導体基板のシリコン層4には、不純物 が注入されてなる活性層51が、互いに所定距離隔てて 設けられており、この活性領域51近傍のフィールドシ ールド分離領域53のシリコン層4上には、酸化膜57 が設けられ、さらに、この酸化膜57上には電極58が 設けられている。なお、上記SDI半導体基板の絶縁層3 の層厚は、50nm~1µmで、シリコン層4の層厚 は、50~300 nmで、上記活性層51間の距離は、 設計に応じて適宜変わるが、一般に、0.5~1μmであ

【0094】また、これらMOSトランジスタが形成され てなる活性層51の周辺の領域には、凹部54が設けら れ、この凹部54内にゲッタリング部材55が埋設され ることで、ゲッタリングサイトが形成される。ゲッタリ ング部材55としては、多結晶シリコンが一般的に用い られるが、酸化シリコンを用いてもよい。また、凹部5 40 4の深さは、凹部54の底がシリコン層4内になるよう に設定する。これは、絶縁層3にまで達するように形成 されると、ゲッタリングサイトによりフィールドシール ド分離領域53周辺の電子、あるは、正孔が自由に移動 できなくなるからである。 なお、ゲッタリングサイト は、図13に示すように、孔状のものを複数形成するの が好ましい。

【0095】次に、図13、図14に示した半導体装置 の製造方法について説明する。図15は図13、図14 に示した半導体装置の製造工程を示す図である。まず、

実施の形態1と同様に、SDIウエーハを用意し、このウ エーハにおける素子形成領域の所定の領域に不純物を注 入することによりMOSトランジスタのソース/ドレイン 領域となる活性層51を形成すると図15(a)のよう になる。この活性層51間は隣接する半導体素子(MOS トランジスタ) が接触しないよう互いに所定距離隔てて 形成する。

【0096】このように活性層51を形成した後、SOI 基板上に保護膜5を形成する。そして、この保護膜5上 にフォトレジスト膜8を塗布し、転写工程により、図1 5(b)に示すように、所定パターンの開口部を有する フォトレジスト膜8を形成する。この開口パターンは、 フィールドシールド分離領域53内の所定領域が開口す るよう、ここでは、フィールドシールド分離領域53内 に複数の孔が形成されるようにする。

【0097】その後、図15(c)に示すように、プラ ズマエッチングまたは化学薬液によるエッチング処理に より、保護膜5に上記パターンを転写する。このとき、 保護膜5において完全に除去されない部位が残ってもよ 20 い。これは、正確に除去したとしても、形成する孔が小 さいことより、後に正確な凹部を生成することが困難で あるので、多少の誤差が生じたとしたも特に問題になら ないからである。このように、保護膜5を正確に除去す る必要がないので、正確なエッチングを施す必要がな く、形成を容易にできる。なお、正確に除去してよいこ とは言うまでもない。

【0098】そして、水酸化カリウム等のアルカリ溶液 にSOIウエーハを浸透させ、シリコン層4表面をエッチ ングし、凹部54を形成し、その後、フォトレジスト膜 30 8を除去すると図15 (d) のようになる。この凹部5 4の口径は約0.1~1.0µmになるよう形成され る、なお、凹部54の底はシリコン層3内になるように 形成する。

【0099】このように凹部54を形成した後、多結晶 シリコン膜を化学的気相成長法で堆積し、その後、プラ ズマエッチング、あるいは、化学機械研磨(CMP)に より、シリコン層4上に堆積した多結晶シリコン膜を除 去することでゲッタリングサイトが形成される。

【0100】このようにゲッタリングサイトを形成後、 上記活性層51上に公知の方法でゲート酸化膜56、及 び、このゲート酸化膜56上にゲート電極52を形成し MOSトランジスタを構築するとともに、上記活性層51 以外の領域であるフィールドシールド分離領域53にお けるシリコン層4上に酸化シリコン膜57を形成し、こ の酸化シリコン膜57上に電極58を形成する。

【0101】本実施の形態の半導体装置は、活性領域近 傍のフィールドシールド分離領域にゲッタリングサイト を形成しているので、半導体素子の近傍にゲッタリング サイトが形成されることになり、メモリセル間、メモリ 50 セルー配線 (コンタクト孔) 間、トランジスタのソース

/ドレイン間等メモリセルへの電子の入出力経路への汚 染物質の拡散防止効果が大きく、素子性能の劣化を防止 できる。

【0102】さらに、ゲッタリングサイトの下部にシリ コン層が残っているため、フィールドシールド分離特性 を損なわない、すなわち、デバイス設計に関して全く考 慮する必要なく、ゲッタリングサイトを形成することが 可能となる。

【0103】また、上記実施の形態2~5では、特に凹 部の形状を特定していないが、凹部の底面の形状は、下 10 方向に突出した円錐状の形状にするのが好ましい。この ように、凹部の形状を上記のような形状にすることで、 実施の形態1で説明したのと同様の効果を得ることがで きる。

[0104]

【発明の効果】本発明に係る半導体装置は、絶縁層上に シリコン層が設けられたSOI構造を有する半導体ウエー ハを備え、上記半導体ウエーハが、半導体素子が形成さ れる複数の素子形成領域と、上記案子形成領域の間に設 記切断用領域に、所定深さを有する凹部と、この凹部に 埋設されてなるゲッタリング部材とを有するゲッタリン グサイトが設けられていることを特徴とするので、ゲッ タリングサイトの容量を大きく取ることが可能で、十分 なゲッタリングをすることが可能である。さらに、ゲッ タリングサイトをシリコン層内に形成するようにしてい るので、活性層との距離が近い位置にゲッタリングサイ トが形成されることになり、よりゲッタリングの能力を 向上させることが可能となる。

【0105】また、本発明に係る半導体記憶装置は、絶 30 縁層上にシリコン層が設けられたSOI構造を有する半導 体基板と、上記半導体基板に設けられたメモリセルとを 備えた半導体記憶装置であって、上記メモリセルの周辺 に、所定深さを有する凹部と、この凹部に埋設されてな るゲッタリング部材とからなるゲッタリングサイトが設 けられていることを特徴とするので、ゲッタリングサイ トの容量を大きく取ることが可能で、十分なゲッタリン グをすることが可能である。また、SOI基板全域にわた り、メモリセルを囲むようにゲッタリングサイトを形成 しているので、金属不純物等の汚染物質からメモリセ ル、あるいは、上記メモリセルと所定距離隔てて周辺回 路等を設けた場合には、この周辺回路等の半導体素子を 確実に防御できる。さらに、ゲッタリングサイトをシリ コン層内に形成するようにしているので、活性層との距 離が近い位置にゲッタリングサイトが形成されているこ とになり、よりゲッタリングの能力が向上する。

【0106】また、本発明に係る半導体記憶装置は、絶 縁層上にシリコン層が設けられたSOI 構造を有する半導 体基板と、上記シリコン層に設けられ、ソース/ドレイ ン領域及びゲート酸化膜を介して形成されたゲート電極 50 す上面図である。

を有するMOSトランジスタと、上記MOSトランジスタ上及 びこのMOSトランジスタ近傍部上に設けられた層間絶縁 膜と、上記層間絶縁膜上に設けられた導電体と、上記導 電体と上記ソース領域またはドレイン領域とが電気的に 接続されるよう、上記層間絶縁膜に設けられ、内部に導 電体が埋設されてなるコンタクト孔とを備えてなる半導 体記憶装置であって、上記MOSトランジスタの近傍部 に、上記層間絶縁膜上からこの層間絶縁膜下のシリコン 層内にまで達するよう設けられた孔と、この孔内部に埋 設されたゲッタリング部材とを有するゲッタリングサイ トが設けられていることを特徴とするので、ゲッタリン グサイト領域を小面積化できる。さらに、ゲッタリング サイトをMOSトランジスタの極近傍に形成することが可 能で、コンタクト孔の開口エッチングによるSOI基板へ の損傷(結晶欠陥の発生)と汚染物質の導入に対して、 速やかに汚染物質の捕獲を行えるので、高効率なゲッタ リングが可能である.

【0107】また、本発明に係る半導体装置は、絶縁層 上にシリコン層が設けられたSOI構造を有する半導体基 けられた切断用領域とを有する半導体装置であって、上 20 板を備え、上記半導体基板が、MOSトランジスタが形成 されてなる活性領域と、この活性領域近傍に設けれられ たフィールドシールド分離領域と有する半導体装置であ って、上記フィールドシールド分離領域おけるシリコン 層上には、酸化膜を介して電極が設けられ、かつ、上記 フィールドシールド分離領域におけるシリコン層には、 所定深さを有する凹部と、この凹部に埋設されてなるゲ ッタリング部材とを有するゲッタリングサイトが設けら れていることを特徴とするので、半導体素子の近傍にゲ ッタリングサイトが形成されることになり、メモリセル 間、メモリセルー配線 (コンタクト孔) 間、トランジス タのソース/ドレイン間等メモリセルへの電子の入出力 経路への汚染物質の拡散防止効果が大きく、素子性能の 劣化を防止できる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1の半導体装置を示す上 面図である。

【図2】 図1に示した半導体装置のAA線断面を示す 断面図である。

【図3】 本発明の実施の形態1の半導体装置を示す上 40 面図である.

【図4】 本発明の実施の形態1の半導体装置を示す断 面図である。

【図5】 図1に示した半導体装置の製造工程を示す断 面図である。

【図6】 本発明の実施の形態2の半導体記憶装置を示 す上面図である。

【図7】 本発明の実施の形態2の半導体記憶装置を示 す上面図である。

【図8】 本発明の実施の形態2の半導体記憶装置を示

特別2000-323484

56 ゲート酸

22

	2 1
【図9】	本発明の実施の形態3の半導体記憶装置を示
す断面図で	である。

【図10】 図8に示した半導体記憶装置の製造工程を 示す断面図である.

【図11】 本発明の実施の形態4の半導体記憶装置の 主要部を示す回路図である。

【図12】 本発明の実施の形態4の半導体記憶装置を 示す断面図である。

【図13】 本発明の実施の形態5の半導体装置を示す 上面図である。

【図14】 図13に示した半導体装置を示す断面図で ある.

【図15】 図13に示した半導体装置の製造工程を示 す断面図である。

【符号の説明】

スト膜

21 メモリセル

1 半導体ウエーハ	1 a 素子形成
領域	
1 b 切断用領域	2 支持基板
3 絶縁層	4 シリコン層
5 保護膜	6 凹部 20
7 ゲッタリング部材	8 フォトレジ イ

V	ブ	D	ッ	2	
_	_				

,	, ,		
23	センスアンプ回路	24	デコータ
河坎			

25 ゲッタリングサイト

31	層間絶縁膜	32	ストレー
ジノー	ド電極		

33 コンタクト孔 34 導電体 35 ピット線 36 FL

37 ゲッタリング部材 38 上部電極 40 薄電膜 10 39 フォトレジスト膜

42 PMOSh ラ 41 NMOSトランジスタ ンジスタ

43 記憶ノード 44 コンタク

ト孔

46 孔 45 導電体

47 ゲッタリング部材


52 ゲート電 51 活性領域

53 フィールドシールド分離領域 54 凹部


55 ゲッタリング部材 化膜

58 電極 57 酸化膜

【図1】




【図2】




【図9】

22 メモリセ




【図3】




(C)


【図4】




【図5】




【図6】




【図7】




【図8】







【図13】





【図14】




【図15】









フロントページの続き

(51) Int. Cl. 7	
H01L	27/10
	27/108
	21/8242

27/12

識別記号			
4	8	1	

27/10	381
	681F
29/78	626Z
	27/10 29/78

テーマコード(参考)

29/786

(72)発明者 山本 秀和

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

Fターム(参考) 5F032 AA35 AA44 AA47 AA66 CA17

DA24

5F083 ADOO AD24 BS00 ER22 GA25

GA30 PR00 PR05 PR40

5F110 AA30 CC02 DD05 GG02 GG12

QQ05 QQ28